JAPANESE PATENT OFFICE

PATENT ABSTRACTS OF JAPAN

(11) Publication number: 02014634 A

(43) Date of publication of application: 18.01.90

(51) Int. Cl **H04J 13/00**

(21) Application number: 63164544 (71) Applicant: MITSUBISHI ELECTRIC CORP

(22) Date of filing: 30.06.88 (72) Inventor: WATANABE EIJI INOUE SEIYA


(54) SPREAD CODE SYNCHRONIZATION DISCRIMINATION CIRCUIT FOR SPREAD SPECTRUM COMMUNICATION

(57) Abstract:

PURPOSE: To attain the synchronization discrimination of a spread code in the shortest time in response to the S/N by increasing or decreasing the integration time in response to the S/N of an input spread spectrum wave (PN-PSK wave).

CONSTITUTION: A peak value of a correlation output of a digital matched filter 12 is converted into the S/N ratio of the input PN-PSK wave by a conversion circuit 13 and an integration time control circuit 14 controls the integration time of the integration device for synchronization discrimination and the threshold value of a comparator 7 in response to the S/N. When the input S/N is excellent in this way, the integration time is decreased to reduce the synchronization discrimination time. Thus, even if the S/N of the input PN-PSK wave is fluctuated, the synchronization discrimination of a spread code is attained in the shortest time.

COPYRIGHT: (C)1990,JPO&Japio



THIS PAGE BLANK (USTTO)

(1)

19日本国特許庁(JP)

10 特許出願公開

⑫ 公 開 特 許 公 報 (A)

平2-14634

Sint. Cl. 3

識別配号

庁内整理番号

❸公開 平成2年(1990)1月18日

H 04 J 13/00

A 8226-5K

審査請求 未請求 請求項の数 1 (全4頁)

❷発明の名称 スペクト

スペクトル拡散通信用拡散コード同期判定回路

②特 顋 昭63-164544

❷出 願 昭63(1988)6月30日

@発明者 渡辺

栄 司

兵庫県尼崎市塚口本町8丁目1番1号 三菱電機株式会社

通信機製作所內

伊発明者 井上

試 也

兵庫県尼崎市塚口本町8丁目1番1号 三菱電機株式会社

通信機製作所内

勿出 願 人 三菱電機株式会社

東京都千代田区丸の内2丁目2番3号

四代理人 弁理士早瀬 憲一

明 福 書

1. 発明の名称

スペクトル拡散通信用拡散コード同期判定回路 2. 特許請求の範囲

(I) ディジタルマッチドフィルタにより拡散コードを捕捉する手段と、

終拡散コードにより逆拡散された信号を包絡線 検波し、積分した値より拡散コード同期判定を行う手段とを備えたスペクトル拡散遺信用復調器に おいて、

前記ディジタルマッチドフィルタの相関出力の ピーク値から入力波のS/N比を推定する手段と、 この推定されたS/N比に応じて、前記積分時 間を最適化する手段とを傾えたことを特徴とする スペクトル拡散通信用拡散コード同期判定回路。

3. 発明の詳細な説明

(産業上の利用分野)

この発明は直接拡散によるスペクトラム拡散通信の拡散コード同期料定回路に関するものである。 (従来の技術) 第3図は従来の拡散コード同期判定回路の一例を示し、図において、1は受信PN-PSK液の入力端子、2はBPP、3は掛算器、4は拡散コード発生器、5は包絡線検波器、6は積分器、7は比較器、8は同期判定出力端子、9はローカル発振器、10はローパスフィルタ、11はA/D 変換器、10はローパスフィルタ、11はA/D 変換器、12はディジタルマッチドフィルタ、1 5は循捉タイミング発生回路である。

次に動作について説明する。端子1には、 なべクトルは関系のでは、 のでは、 のでは、

特別平2-14634 (2)

たPN-PS K放は、掛算器 3 a によりローカルの拡散コードと掛け合わされて、逆拡散され、これを包絡線検波器 5 により包絡線検波し、積分器 6 により積分して、比較器 9 により、しまい値と比較される。しまい値よりも積分値が大きい時、出力端子 8 より拡散コード同期の信号が出力される。積分時間及びしまい値は、入力 PN-PS K波の S / Nが最悪の時でも同期利定できるよう固定されている。

(発明が解決しようとする課題)

従来の拡散コード同期判定回路は、以上のように最悪のS/Nの時でも、拡散コードの同期、非同期の判定ができるように固定してあるため、S/Nが良く、少ない積分時間でも同期、非同期の判定ができる場合においても多くの積分時間が必要であり、そのために拡散コード同期判定の時間が長くなり、データの復興に時間がかかるという問題点があった。

この発明では上記のような問題点を解消するためになされたもので、拡散コード同期判定のため

13の出力S/N比に応じて積分器6の積分回数 及び比較器7のしまい値をコントロールする積分 時間制御回路である。

ディジタル・マッチドフィルタ12の相関出力のピーク値は拡散コードの相関がとれている。 人力PNーPSK波のS/N比には存むにないる。 従って第1回において、拡散コードの同期料定を 行う場合、まずディジタル・マッチドフィルタ1 2の相関出力のピーク値を要換し、その日 カカPNーPSK波のS/N比に変換し、その日 カカPNーPSK波のS/N比に変換のの ノンとに応じて同期料定の最後の相関な14 により制御するようにする。このは積分によって、同期料定時間を知確できる。

また上記実施例では、拡散コードの同期判定の場合について説明したが、本発明の他の実施例として逆拡散後のPSK復興回路で使用するPししのロックオン判定で用いる積分器の積分時間も同様に最適化できる。

の積分時間を入力 P N - P S K 波の S / N に応じ て最短とできるスペクトル拡散過信用拡散コード 同期判定回路を得ることを目的とする。

〔発明が解決しようとする課題〕

この発明に係るスペクトル拡散過信用拡散コード同期判定回路はディジタル・マッチドフィルタ 出力のピーク値からまず入力 P N - P S K 波の S / N 比を判定し、その S / N 比に応じて積分時間 を決定するようにしたものである。

(作用)

本発明においては、人力PN-PSK液のS/Nに応じて積分時間を増減するようにしたから、 S/N比に応じた最短の時間で拡散コードの同期 料定を達成できる。

(実施例)

以下この発明の一実施例を図について説明する。 第1図において、第3図と同一符号は同一部分 を示し、13はディジタル・マッチドフィルタ1 2の出力相関値のピーク値を入力PN-PSK波 のS/N比に変換する変換回路、14は変換回路

第2図はこのようにした本発明の第2の実施例を示し、図において、16はループフィルタ、17はVCO、18は90°位相器、19は復調信号出力端子、20は加算器、3c~3gは掛算器、10b.10cはローパスフィルタである。

(発明の効果)

以上のように、この発明によれば、拡散コード 問期料定回路の限分回数を入力PN-PSK波の S/N比の変動に応じて最適化するように構成し たので、入力PN-PSK波のS/Nが変動する 場合にも最短の時間で拡散コードの同期判定が行 える効果がある。

4. 図面の簡単な説明

第1図はこの発明の一実施例による拡散コード 同期料定回路を示すブロック図、第2図はこの発 明の他の実施例を示すブロック図、第3図は従来 の拡散コードの同期料定回路を示すブロック図で ある。

図において、1は受信PN-PSK波の入力場子、2はBPP、3は掛算器、4は拡散コード発生器、5は包路線検波器、6は積分器、7は比較器、8は同期料定出力端子、9はローカル発援器、10はローパスフィルタ、11はA/D変換器、12はディジタルマッチドフィルタ、13はS/N比判定回路、14は積分時間制御回路、15は循辺タイミング発生回路である。

である.

代理人 早湖 憲一

